carian buku
buku
Menyokong
Log masuk ke
Log masuk ke
pengguna yang dibenarkan mempunyai akses kepada:
cadangan peribadi
Bot Telegram
sejarah muat turun
menghantar ke E-mel atau Kindle
pengurusan senarai buku
penyimpanan ke favorit
Peribadi
Permintaan buku
Penelitian
Z-Recommend
Senarai buku
Yang paling popular
Kategori
Penyertaan
Menyokong
Muat naik
Litera Library
Menyumbangkan buku kertas
Menambahkan buku-buku kertas
Search paper books
LITERA Point saya
Carian kata kunci
Main
Carian kata kunci
search
1
EDA设计与应用基础
北京:气象出版社
陈苏婷编著
vhdl
fpga
pld
cpld
std_logic
port
xilinx
downto
range
iit
integer
std_logic_vector
altera
hdl
array
carry_out
half_adder
library
architecture
fea
signal
behavior
igha
std_logic_1164
component
programmable
tgha
bes
clb
eaa
in2
inl
sbe
sear
sek
sra
verilog
arr
bie
brt
lattice
map
rah
rea
seas
standard
ttt
wes
abs
dataflow
Tahun:
2015
Bahasa:
chinese
Fail:
PDF, 47.86 MB
Tag anda:
0
/
0
chinese, 2015
2
VHDL简明教程
王小军编著
vhdl
architecture
port
range
signal
integer
clk
errr
report
subtype
downto
hdl
vector
rra
rrr
std
ooo
map
std_logic
tests
array
senses
std_ulogic
reset
std_logic_
cesses
generate
generic
inl
and2
output
tpd
clock
in2
input
livm
record
severity
charact
component
function
igha
in_line
inout
resolved
adder
buffer
count2
edif
elsif
Tahun:
1997
Bahasa:
chinese
Fail:
PDF, 6.29 MB
Tag anda:
0
/
0
chinese, 1997
3
Logic And Computer Design Fundamentals
Mano
,
M. Morris & Kime
,
Charles R.
fundamentals
kime
morris
prentice
updated
input
adder
port
map
std_logic
function
diagram
binary
decoder
dataflow
multiplexer
output
verilog
gates
component
figure
std_logic_vector
structural
a0_n
a1_n
bcd
e_n
gate
in1
out1
xor
xyz
assign
endmodule
library
module
signal
vhdl
architecture
boolean
d0_n
d1_n
d2_n
d3_n
downto
circuit
full_adder
ieee.std_logic_1164
inputs
nand
Bahasa:
spanish
Fail:
PDF, 693 KB
Tag anda:
0
/
0
spanish
4
VHDL大学实用教程 VHDL FOR ENGINEERS
电子工业出版社
(美)肖特著
vhdl
pld
spld
igha
22v10
tgha
vdl
std_logic
uut
carry_out
tcha
vadl
bes
sra
iit
bse
fre
engineers
fea
fsm
sum_tb
arb
asm
brt
cere
dataflow
gha
report
rtl
sear
spt
tse
wes
a_tb
active
assert
attribute
bce
eea
failed
fef
ghg
half_adder
hdl
input
library
period
port
rtt
sch
Bahasa:
chinese
Fail:
PDF, 116.24 MB
Tag anda:
0
/
0
chinese
1
Ikuti
pautan ini
atau cari bot "@BotFather" dalam Telegram
2
Hantar arahan /newbot
3
Berikan nama untuk bot anda
4
Berikan nama pengguna untuk bot
5
Salin mesej terbaharu daripada BotFather dan tampalkannya di sini
×
×